Toshiba 提高电源效率的沟槽结构 MOSFET

功率MOSFET为电压型控制器件,驱动电路简单,驱动的功率小,而且开关速度快,具有高的工作频率。随着MOSFET的输出电流和开关频率的不断提高,使得功率 MOSFET 的自身损耗变得越来越重要。对于用作同步整流的 MOSFET而言,由于其大部分时间处于导通状态,所以传导损耗远大于开关损耗,因此需要器件有极低的导通态电阻以减小传导损耗。而对于用作控制开关的 MOSFET,由于它大部分时间工作在开关状态,所以开关损耗远大于传导损耗,因此应提高其开关速度以减小开关损耗。在功率 MOSFET 中,我们最关心两个指标,一个是它的导通电阻Rdson, 另一个则是它的栅电荷 Qg。这是由于它们分别决定着器件的传导损耗和开关损耗。栅电荷 Qg 包含两部分:一部分是栅-源之间的电荷Qgs,另一部分是栅-漏之间的电荷 Qgd。功率管在开、关两状态间变化时,Cgd 上的电压变化远大于 Cgs 上的电压变化相应的充、放电电荷量 Qgd 较大,所以 Qgd 对开关速度的影响较大,因此我们更关心的是如何通过减小 Qgd 来改善器件的开关特性。然而在很多情况下,减小 Qgd 和减小 Rdson是相互矛盾的,所以就要借助品质因数 FOM=Rdson×Qgd 这一参数作为衡量器件性能的指标,得到一个折衷情况。由于较高的 FOM 不仅会限制 VRM 的效率,而且还会限制其工作频率,所以在选择开关功率 MOSFET 时,应尽量使 FOM达到最低。常见的MOSFET的结构有平面双扩散型场效应晶体管(Planar MOS)和沟槽双扩散型场效应晶体管 ( Trench MOS )


平面双扩散型场效应晶体管 : 

N沟道的平面双扩散型场效应晶体管的结构如下图所示,栅极和源极在硅片的上表面而漏极连接到下表面。源极和漏极在晶圆的相对的平面,当电流从漏极流向源极时,电流在硅片内部垂直流动,因此可以充分的应用硅片的面积,来提高通过电流的能力,合适于功率MOSFET的应用。工作原理是:栅极和源极间加正向电压,P区中的少数载流子,即电子,被电场吸引到栅极下面的表面,随着栅极和源极正向偏置电压的增加,更多的电子被吸引到这个区域,电子密度要大于电洞,从而出现“反转”,即在栅极下面的P区的材料从P型变成N型,形成N型“沟道”,电流可以直接通过漏极的N+型区、N型区、栅极下面N型沟道,流到源极N+型区。在功率MOSFET的内部,由许多这样的单元,也称晶胞(Cell),并联而成。硅片的面积越大,所能加工的单元越多,器件的导通电阻越小,能够通过的电流就越大;同样,在单位的面积的硅片上,能够加工的晶胞越多,也就是晶胞单位密度越大,器件的导通电阻也就越小。通常器件的导通电阻越小,电流额定值也就越大。由于栅极不通过功率主回路的大电流,因此栅极占用的部分硅片的面积不能充分得到应用,也就影响到能够加工的晶胞单位密度的最大值。同时,由于栅极的面积大,寄生电容就越大,因此开关性能较差。



这种结构工艺简单,单元的一致性较好,因此它的跨导的特性比较好,雪崩能量比较高,同时寄生电容也较大,主要应用于高压的功率MOSFET和开关频率不太高的中压功率MOSFET。如果需要低的导通电阻,只有增大的芯片面积,芯片的面积受到封装尺寸的限制,因此不适合于一些高功率密度的应用。在低压器件中,由于N外延层比较薄,N+层和漏极的金属衬底对通态的电阻影响大;大于100V的器件,N外延层是通态电阻主要组成部分。低压器件中,沟道电阻和晶圆之间的区域也会对通态电阻产生影响。沟道电阻主要依赖于栅极驱动程度。Vgs增加,Rdson减小。开始时,当Vgs增到阈值电压Vgs(th)以上时,Rdson很快降减小,表明MOSFET沟道导通。当Vgs进一步增加,Rdson下降比较来缓,因为沟道完全导通,MOSFET导通电阻由其它的电阻组成部分决定。当器件缩小到更小的尺寸,因为更多的单个的单元晶胞将堆积在给定的硅片区。另一方面,P+区域夹在两个N区域之间,当电流被限制在靠近P体区域的狭窄的N区中流过时,将产生JFET效应,即把各晶胞的P基区所夹住的那部分看为JFET,是结型场效应晶体管(Junction FET)的简称,产生一个寄生的JFET,结型场效应管是以PN结上的电场来控制所夹沟道中的电流,从而增加导通电阻。

 

双扩散型场效应晶体管 : 

对于单位面积的硅片,如果要减小功率MOSFET的导通电阻,就要提高晶胞单位密度,也就是要减小每个晶胞单元的尺寸,即要减小栅极的所占用的面积。如采用下图的结构,用深度来换面积,将栅极埋入基体中,形成垂直的沟道,从而保持沟道的宽度,这样形成的结构称为垂直导电的沟槽结构。工作原理是:栅极和源极间加正向电压时,在P和栅极相邻的区域,形成垂直的沟道,电流从漏极流向源极,同样的,电流垂直流过硅片内部,可以看到,沟槽结构栅极的宽度远小于平面结构,因此具有更小的单元的尺寸,导通电阻更小。由于要开沟槽,工艺复杂,单元的一致性,跨导的特性和雪崩能量比平面结构稍差,但对于同样面积的硅片,它的导通电阻更高,寄生电容小,适合于低压的功率MOSFET,沟槽和平面型MOSFET的Rdson组成部分主要的不同在于出现JFET部分,沟槽型由于没有JFET效应,可以得到更高密度的缩减,实现低的Rdson。






早期MOSFET大多是使用平面工艺,但是由于平面工艺MOSFET其本身条件限制,单个晶胞的面积不能减得很小,这样使得增加晶胞密度变得很困难,导通电阻太大,功耗太高,以至于无法很好的满足功率器件的要求,限制了平面工艺MOSFET减小Rdson的发展。因此,为了进一步增加晶胞密度,提高单位面积芯片内的沟道总宽度,开发出沟槽工艺制作的MOSFET。使用沟槽栅 MOSFET 由于能够得到较低的导通电阻,所以在低压范围内得到了普遍应用。但是采用密集精细的沟槽栅后,沟道面积的增加带来栅极电荷增大,寄生电容增大。这样,即使降低了导通电阻,器件的 FOM 也不一定会降低。因此,要减小器件的 FOM,应该在减小导通电阻的基础上进一步优化栅极电荷。影响功率 MOSFET 开关速度的主要因素是寄生电荷,直观的看来表现为寄生电容的影响输入电容 Ciss=Cgd+Cgs。由于功率 MOSFET 的频率响应由输入电容充放电时间决定,所以,减小输入电容有利于电路工作频率的提高。而在输入电容组成因素中,栅漏间电容 Cgd(密勒电容)对器件开关速度的影响最大,因此,减小器件 Cgd(在一定的栅压下也就是减小栅源电荷 Qgd)对于减小 FOM 发挥着重要的作用。减小器件FOM 通常可以通过对以下兩方面进行改进而得到。

1. 沟槽深度 : 
沟槽的深度对FOM会产生较大的影响,随着槽深的增加,栅极与源区和漏区重叠的面积会增大,因此导致电容增加,影响到FOM值。所以,如果不是有特殊要求,通常不会把槽挖的太深。

2. 栅控沟道长度 : 
增强型 MOSFET 沟道的形成需要依靠栅极外加偏压,由此会形成栅极与P型体区间的电容,该电容既受沟道长度的影响又受栅极所加电压的影响。改善沟道的长度可以使栅电荷减小,从而得到较低的FOM值。所以要减小 FOM 必须从Rdson和Qgd入手,但不能一味追求减小其中之一,因为二者相互制约,所以要对其进行折衷后综合考虑。
     

东芝推出了10款适用于工业设备开关电源的新一代80 V N沟道功率MOSFET“U-MOSⅩ-H系列”产品。共提供三种类型的封装:直插式封装TO-220,绝缘型直插式封装TO-220SIS,以及贴片式封装DPAK。采用新一代具有低压沟槽结构的工艺,除了具有低漏源导通电阻。减少了导通损耗,有助于降低设备的功耗,也继承原有工艺的低栅极开关电荷特性。 


适用于工业设备的开关电源的应用





★博文内容参考自 网站,与平台无关,如有违法或侵权,请与网站管理员联系。

★文明上网,请理性发言。内容一周内被举报5次,发文人进小黑屋喔~

评论