浅谈SemiDrive X9H以太网

本内容主要介绍X9H 以太网接口相关知识与大家分享，希望可以在大家遇到以太网相关问题时提供参考，有所帮助。

前言

随着时代的发展，网络是生活中很普遍的存在，10M，100M,1000M网已经成为了我们的日常，网络也是我们获取外面信息的一个非常重要的渠道。网络设备中MAC和PHY是重要的组成部分，下边我将从硬件角度对网络通信的物理层的MAC—>PHY部分进行说明，主要在于RGMII接口，PHY介绍。

从硬件角度来看以太网是由CPU，MAC，PHY三部分组成的，如下图示意：

上图中DMA集成在CPU，而CPU,MAC,PHY并不是集成在同一个芯片内，由于PHY包含大量模拟器件，MAC是典型的数字电路，考虑到芯片面积及模拟/数字混合架构的原因，将MAC集成进CPU而将PHY留在片外，这种结构是最常见的。

一、 MAC

MAC(Media Access Control) 即媒体访问控制层协议。MAC由硬件控制器及MAC通信协议构成。该协议位于OSI七层协议中数据链路层的下半部分，主要负责控制与连接物理层的物理介质。MAC硬件框图如下图所示：

在发送数据的时候，MAC协议可以事先判断是否可以发送数据，如果可以发送将给数据加上一些控制信息，最终将数据以及控制信息以规定的格式发送到物理层；在接收数据的时候，MAC协议首先判断输入的信息并是否发生传输错误，如果没有错误，则去掉控制信息发送至LLC(逻辑链路控制)层。该层协议是以太网MAC由IEEE-802. 3以太网标准定义。

二、 PHY

PHY是物理接口收发器。其物理层定义了数据传送与接收所需要的光电信号、线路状态、时钟基准、数据编码等电路，并向数据链路层设备提供标准接口。一般PHY芯片为模数混合电路，负责接收光、电这类模拟信号，经过解调和A/D转换后通过MII，RMII，GMII，RGMII等介质接口将信号交给MAC芯片进行处理。一般MAC芯片为纯数字电路。

PHY在发送数据时，收到MAC发过来的数据，然后在把并行数据转化为串行数据，在按照物理层的编码规则吧数据进行编码，再经过D/A转化通过模拟信号传输出去。接收时流程相反。

PHY的作用:
①是外界网络和MAC的通信桥梁。
②实现CSMA/CD（多点接入载波监听/冲突检测)的部分功能，可以检测到网络上是否有数据在传送，如果有数据在传送中就等待，一旦检测到网络空闲，再等待一个随机时间后将送数据出去。冲突检测机构可以检测到冲突，然后各等待一个随机的时间重新发送数据。

PHY的基本结构如下图：

PHY寄存器的地址空间为5位，从0到31最多可以定义32个寄存器（随着芯片功能不断增加，很多PHY芯片采用分页技术来扩展地址空间以定义更多的寄存器），IEEE802.3定义了地址为0-15这16个寄存器的功能，地址16-31的寄存器留给芯片制造商自由定义，如下表所示：

注：
1.上图B和E表示在特定接口下，寄存器是基本的还是扩展的。例如：MII接口下只有0和1寄存器是基本的，其它的是扩展的。所为扩展是指留给IEEE以后的扩展特性用，不是给PHY厂商的扩展，PHY厂商自定义的只能是16~31号寄存器。

2.在IEEE标准文档及某些PHY手册中，某寄存器的比特(bit)用X.y表示，如0.15表示第0寄存器的第15位。

三、 RGMII接口

RGMII(Reduced Gigabit Media Independant Interface),精简GMII接口。
相对于GMII相比，RGMII具有如下特征：
A. 发送/接收数据线由8条改为4条
B. TX_ER和TX_EN复用，通过TX_CTL传送
C. RX_ER与RX_DV复用，通过RX_CTL传送
D. 1 Gbit/s速率下，时钟频率为125MHz
E. 100 Mbit/s速率下，时钟频率为25MHz
F. 10 Mbit/s速率下，时钟频率为2.5MHz

信号定义如下：

四、 SemiDrive X9H 以太网接口介绍