前言
NXP S32K3xx 系列是基于 Arm® Cortex®-M7 内核的 32-bit 车规级微控制器，采用单/双/锁步核配置，满足 ASIL-B/D 汽车功能安全等级的应用开发需求。S32K3 系列以传统的 S32K1 系列为基础，引入了更高的内存选项以及更丰富的外设集，可扩展到各类汽车应用中。
S32K3xx 全系列都标配了 TSN/AVB 以太网模块，支持 MII/RMII 以太网接口，通信速度 10/100 Mbps，200Mbps（MAC 到 MAC）。本文介绍 S32K3 以太网接口的硬件设计，希望能帮助到相关的朋友，如有错误之处，欢迎各路大神指正。
以太网 MAC 接口设计
- 终端电阻
- 在 RX_CLK、TX_CLK 和所有 RX/TX 信号上串联终端电阻以抑制 EMI
- 终端电阻放置在以太网物理接口的 100 以内，并路由到不间断的参考平面
- 终端电阻值推荐 33-50 Ohm，可有效改善 EMI
- 信号走线
- 走线越长，信号在目的地衰减得越厉害，因此更容易受到噪声干扰。较长的走线也充当天线，如果走在表面层，会增加 EMI 辐射。 如果一条长走线在噪声信号附近运行，不需要的信号可能会作为串扰耦合进来。 建议使信号走线长度尽可能短。 理想情况下，将走线控制在 6000mil 以内
- 建议在 MII/RMII 总线上进行 2000mil 以内的走线长度匹配，迹线长度的显着差异会导致数据时序问题
- 在整个走线过程中尽量减少过孔的使用。过孔会增加信号走线的电容。与任何高速数据信号一样，良好的设计实践表明，在整个数据路径中应保持阻抗并避免短线（Stubs）
- 信号同步
- TX 和 RX 数据信号由时钟上升沿触发，因此 MII/RMII 的通信是同步的
- EMAC 数据线 ( DATA ) 和 S32K3 MCU 与 PHY/MAC 之间的时钟线 ( CLK ) 需要做等长匹配
- 等长匹配的允许偏差取决于两元件之间数字信号的上升/下降时间，通常建议无论是 MII 还是 RMII 信号线的任何偏差都小于 10mm
MII 和 RMII 信号
上图显示了 MII 接口的 PHY-MAC 和 MAC-MAC 连接。通过 4-bit 宽的半字节数据 TXD [3:0] 和 RXD [3:0] 来交换数据。数据传输与发送 ( TX_CLK ) 和接收 ( RX_CLK ) 时钟同步。对于 PHY-MAC 接口，两个时钟信号均由 PHY 提供，通常来自标称 25MHz 的外部晶振或来自交换机上的 CLK_OUT 信号。当以太网交换机配置为 MAC-MAC 通信时，交换机提供时钟信号并充当 PHY。
如上图所示，RMII 数据通过 2-bit 数据信号 TXD [1:0] 和 RXD [1:0] 进行交换，由外部晶振或以太网交换机提供 50MHz 时钟源，发送和接收信号与共享参考时钟 REF_CLK 同步。
Tips
S32K3xx 微控制器的以太网 MAC 模块的所有信号都来自 VDD_HV_B 电源域。由于 VDD_HV_B 应接到 3.3V，所以以太网物理层或 MAC 接口不需要再额外做电平转换。如果想获取更多资讯，或进一步交流关于 S32K3 的技术问题，欢迎联系世平集团 ATU 部门 <atu.sh@wpi-group.com>。
参考资料
[1] Hardware Design Guidelines for S32K3xx Microcontrollers, Rev. C – June 2022
欢迎在博文下方留言评论，我们会及时回复您的问题。如有更多需求，欢迎联系大联大世平集团 ATU 部门：atu.sh@wpi-group.com
作者：Jadyn Li / 李瑞洁
评论