前言
市场对更高性能、复杂度和更低成本的持续需求，要求半导体行业开发采用高密度设计技术和更高时钟频率的微控制器。这会不可避免地增加噪声排放和噪声敏感性。因此，应用开发者现在必须在固件设计、PCB布局和系统层面应用EMC“强化”技术。本应用笔记旨在介绍 意法半导体微控制器的EMC特性和合规性，以帮助应用设计者获得最佳EMC性能。
更多內容請註冊成會員並下載參閱附檔文件
1 EMC定义
1.1 EMC
电磁兼容性（EMC, ElectroMagnetic Compatibility）是指系统在受到其正常环境中存在的电磁现象干扰时正常工作以及不对其他设备产生电气干扰的能力。
1.2 EMS
器件的电磁敏感性（EMS, ElectroMagnetic Susceptibility）水平是指对电气干扰和传导电气噪声的耐受能力。静电放电（ESD）和快速瞬变脉冲群（FTB）测试用于确定器件在不理想电磁环境中工作时的可靠性水平。
1.3 EMI
电磁干扰（EMI, ElectroMagnetic Interference）是指设备产生的传导或辐射电气噪声水平。传导发射沿线缆或任何互联线路传播。辐射发射通过自由空间传播。
2 意法半导体微控制器的EMC特性
2.1 电磁敏感性（EMS）
执行两种不同类型的测试：
- 使用带电器件测试（功能性EMS测试和闩锁）：在干扰测试期间监测器件行为。
- 使用不带电器件测试（绝对电气敏感性）：在干扰测试后通过测试仪检查器件的功能性和完整性。
2.1.1 功能性EMS测试
执行功能性测试测量应用中运行的ST微控制器的稳健性。基于简单程序（通过I/O端口切换2个LED），通过2个不同EMC事件对产品施加干扰，直至发生失控情况（故障）。
功能性静电放电测试（F_ESD测试）
在任何新的微控制器器件上执行此测试。通过单次正极或负极放电分别测试每个引脚。这样可以对芯片进行内部故障调查，并为保护相关微控制器敏感引脚免受ESD的影响提供进一步的应用建议。
高静态电压具有自然和人为来源。一些特定的设备可以再现这一现象，以便在真实条件下测试设备。下文描述了设备、测试顺序和标准。
意法半导体微控制器F_ESD合格测试使用表 1中给出的标准作为参考。
F_ESD测试使用信号源和功率放大器在微控制器中生成高电平电场。绝缘体使用锥尖。将此锥尖置于接受测试的器件或设备（DUT或EUT）上，并施加静电放电（参见图 1）。
2.1.2 闩锁（LU）
静态闩锁（LU）测试
闩锁是指触发寄生晶闸管结构的过载产生高电流消耗的现象，需要断开电源才能恢复初始状态.
过载可以是电压或电流浪涌、电流或电压变化率过大或任何其他导致寄生晶闸管结构开始自持的异常情况。
如果通过低阻抗路径的电流的幅度或持续时间得到充分限制，闩锁不会损坏器件。
此测试符合EIA/JESD 78 IC闩锁标准。
真正的闩锁是自持的，并在触发后维持高电流状态，直至器件的供电电压被移除。如果仅触发电压被移处，大电流随之终止，则认为仅仅诱发进入了暂时闩锁状态。
为评估闩锁性能，需要对10个部分执行两项互补的静态闩锁测试：
- 电源过压（施加给每个电源引脚）模拟用户在电源上施加瞬态过电压的情形。
- 电流注入（施加给每个输入、输出和可配置I/O引脚）模拟应用导致施加给引脚的电压高于最大额定值的情况，例如因振铃导致某个输入的电压严重高于VDD或低于接地。
表 7显示了闩锁测试结果在ST数据手册中的呈现方式。
2.1.3 绝对电气敏感性
执行此测试的目的是评估元件对ESD导致的破坏的耐受能力。
任何没有通过该电气测试程序的器件都会被视为失败。
使用自动ESD测试仪，根据每种引脚组合，对每个样本的引脚施加静电放电（一个正脉冲后接着一个负脉冲，两个脉冲间隔一秒钟）。样本大小取决于器件供电引脚的数目（3个器件 *（n+1），其中n = 供电引脚数目）。
通常模拟两种模型：人体模型（HBM）和充电器件模型（CDM）。在生产测试仪上重新测试所有部件，确认静态和动态参数仍然符合器件数据手册（参见图 6）。
在两种模型中，部件在ESD干扰期间均不带电。
此项测试符合 JESD22-A114A/A115A 标准。参见图 6和以下测试顺序。
2.2 电磁干扰（EMI）
2.2.1 EMI辐射测试
此测试符合IEC 61967-2标准。
它可以较好地评估应用环境中微控制器发出的辐射噪声。它考虑了MCU芯片和封装，后者会显著影响器件产生的辐射噪声。
一般而言，在给定的封装系列中，越小的封装生成的噪声越小。
封装生成EMI的水平从最高到最低依次为：
- SOP
- QFP
- TQFP
- FBGA
- CSP
在横向电磁模式单元（TEMCELL或GTEM）中执行测试，通过将测试板旋转90°，可以沿两个方向测量辐射噪声。
3 ST MCU设计策略和EMC特性
在新产品的初始规范中定义EMC特性，需要根据MCU的目标应用来鉴别EMC的约束规范。要了解在此处描写的特性哪些在产品中内置了，请参见特定产品的数据手册。
3.1 敏感性
3.1.1 欠压复位（BOR）
BOR的目的是确保微控制器始终在其安全工作区内工作。就EMS而言，BOR的存在使MCU更稳健，当存在任何影响电源的外部干扰时，它确保应用能够安全地恢复。
当VDD低于«最低工作VDD»时，微控制器的行为不再有保障。没有足够的电力用于解码/执行指令和/或读取存储器。当VDD低于BOR值时，为防止不可预测行为，微控制器进入复位状态（内部复位高电平）。有多个迟滞级别用于避免微控制器重启时发生振荡。当发生BOR时，硬件置位。此位可用于恢复应用。
当VDD供电电压低于VIT-参考值时，欠压复位功能生成静态复位。这意味着它为上电和掉电提供保护，确保微控制器处于复位状态。
当MCU开始运行并消耗供电电流时，为避免寄生复位，压降的VIT-参考值低于上电的VIT+参考值（迟滞）。
3.1.2 可编程电压检测器（PVD）
类似于BOR，此功能通过确保微控制器在电源受到外部噪声干扰时的行为安全来改善EMS性能。
PVD也有不同值（高于BOR值约200 mV），在BOR导致复位前使能预警。然后，在达到PVD阈值时生成中断，请求某些用户操作等或准备让应用在中断程序中关闭，直至器件电源恢复到正常水平（参见产品数据手册）。
3.1.3 I/O功能和属性
尽管为防止损坏，集成电路数据手册为用户提供了保守的限值和条件，但对于硬件系统设计者而言，了解内部故障机制在某些情况下十分有用：可通过可通过高明的保护设计降低MCU暴露于于非法电压和条件的风险。
由于定义故障时有大量变量发挥作用，因此不能对违反最大额定值和条件可能导致的所有损坏进行分类和预测：事实上，在施加过压条件时，对器件的影响可能存在显著差异，具体取决于批次间的过程变化、工作温度、微控制器与其他器件的外部接口等。
在后面几节中，将提供背景技术信息，以帮助系统设计者降低微控制器器件损坏的风险。
3.2 发射
3.2.1 内部PLL
一些ST微控制器具有嵌入式可编程PLL时钟生成器，可以使用标准的3-25 MHz晶振获得各种内部频率（最高几百MHz）。通过这些方式，ST微控制器可与更便宜、中等频率的晶振一起使用，并且仍能提供高频率内部时钟以使系统性能最大化。高频时钟源包含在芯片内部，不经过PCB（印刷电路板）走线和外部元件。这减少了应用的潜在噪声发射。
PLL网络还对CPU时钟进行滤波，防止零星的外部干扰（短时脉冲波干扰）。
3.2.2 通用低功耗方法
低功耗振荡器
振荡器是一个主要的噪声源。为减少其噪声发射，对通过振荡器驱动的电流进行限制。
一些ST微控制器的主时钟可通过来自多振荡器模块（MO）的四种不同类型的源来生成。这使设计者能够在成本、性能和噪声发射之间选择最佳平衡。下面按照从噪声最大到最小的顺序列出了时钟源：
- 外部源
- 晶振或陶瓷谐振器
- 内部高频RC振荡器
晶振/陶瓷振荡器
此振荡器系列的优点是微控制器的主时钟精度非常高。必须通过选项字节从具有不同频率范围的5个振荡器中进行选择，以减少消耗（请参见微控制器数据手册了解关于频率范围的详细信息）。在多振荡器的该模式下，谐振器和负载电容必须尽可能地靠近振荡器的引脚，以尽量减小输出失真和起振稳定时间。负载电容值必须根据所选振荡器的不同做适当调整。
为避免振荡器启动所需的延迟，这些振荡器在复位阶段不停止。
内部 RC 振荡器
内部RC振荡器是最经济高效的解决方案，缺点是频率精度较低。其频率处于个位数低MHz范围。此模式下，两个振荡器引脚必须接地。
工艺变化也会带来一些不同批次之间的差异（20 - 60%）。
一些ST微控制器（请参见产品规格）内置工艺补偿。此特性被称为“可调内部RC”。测试操作期间有一个流程，用于分析工艺变化，并相应地校准内部振荡器。这可以将内部RC精度提高到1%
3.2.3 输出I/O电流限制和边沿时间控制
ST微控制器内置输出缓冲区，为避免切换时产生寄生振荡，对它们的切换速度进行了控制。MCU设计在噪声和速度之间实现平衡。
4.1 硬件
主要的噪声接收器和发生器是印刷电路板（PCB）上的走线和接线，特别是靠近MCU的位置。因此，预防噪声问题的首要措施与PCB布局和电源设计有关。
一般而言，MCU周围的元件数量越少，抗噪能力越佳。例如，相比于内置存储器电路，无ROM的解决方案通常对噪声更敏感，同时也是更大的噪声发生器。
4.1.1 优化后的PCB布局
噪声主要通过走线和元件（在激发后相当于天线）接收和发射。当电流、电压或电磁通量发生变化时，每个环路和走线均包含寄生电感和电容，会辐射和吸收能量。
由于MCU芯片的尺寸与EMI信号波长（在GHz范围内，通常为mm对EMI信号的数十cm）相比很小，因此MCU芯片本身对EMI具有高抗扰性并且生成的EMI很少。因此，具有小环路和短接线的单芯片解决方案可减少噪声问题。
PCB层面的初步措施是减少可能有的天线数量。在考虑连接到MCU的环路和接线（例如电源、振荡器和I/O）时应特别注意。振荡器环路以高频率工作，因此必须特别小心
图 18。
同时降低走线的电感和电容通常较为困难。实际经验表明，在大多数情况下，电感是第一个要最小化的参数。
4.1.2 供电滤波
电路的所有部分都将使用电源，因此必须特别注意。供电回路 必须去耦，以确保信号电平和电流不产生干扰。通过为电路指定一个共用节点，使用星形接线可以分离这些回路，（图 20）。
应将去耦电容置于离MCU供电引脚非常近的位置，以减小产生的回路。它还应足够大，以便在电压不显著升高的情况下，通过输入保护二极管吸收来自MCU的寄生电流。可通过电解电容完板级褪耦（通常为10 μF至100 μF），因为此类电容中使用的介质可提供高电容容量。但是，这些电容在高频率（通常高于10 MHz）时的特性类似于电感，而陶瓷或塑料电容在更高频率时仍保持电容特性。例如，应使用0.1 μF至1 μF的陶瓷电容作为在高频率工作的重要芯片的高频供电褪耦。
4.2 ESD保护的处理预防措施
请参见应用笔记“静电放电敏感性测量”（AN1181），获取确定微控制器器件对ESD损坏的敏感性的详细程序说明。
4.3 固件
ST网站上有针对本部分的专用应用笔记（AN1015）。
4.4 EMC相关机构的网站链接
- FCC：美国联邦通信委员会 - http://www.fcc.gov
- EIA：电子工业协会 - http://www.eia.org/
- SAE：美国汽车工程师学会 - http://www.sae.org
- IEC：国际电工技术委员会 -http://wwwiec.ch
- CENELEC：欧洲电工标准化委员会 - http://ww.cenelec.be
- JEDEC：电子器件工程联合委员会 - http://www.jedec.org
5 结论
对于任何微控制器应用，必须在开发项目刚开始时考虑EMC要求。ST微控制器数据手册中给出的标准、特性和参数将帮助系统设计者确定最适合给定应用的元件。必须采取硬件和固件预防措施以优化EMC和系统稳定性。
原廠網頁連結
STEMC
评论