芯驰半导体科技推出的一款 X9 处理器，是专为新一代智能座舱控制系统设计的高性能车规级芯片，采用双内核异构设计，包含 6 个高性能的 Cortex-A55 CPU 内核，1 对双核锁步的高可靠 Cortex-R5 内核，在承载未来座舱丰富应用的同时，也能满足高性能和高可靠性的需求。X9 处理器还集成了最新的 CPU、GPU、2 路 PCIE3.0接口、2 路 MIPI-CSI 接口和 1 路并口 CSI 接口、2 路 MIPI-DSI 接口、2 路 USB3.0 接口、4 路 LVDS 接口、1 路千兆以太网和 2 路 CAN-FD、3 路 UART、I2S 接口等，能够以最小的造价无缝衔接车载系统。
二、SEMIDRIVE X9 AUTO-PHY (TJA1101) 设计要点
① TJA1101 是一颗来自 NXP 的高性能低成本并兼容 100Base-T1 PHY 的汽车以太网芯片。通过两根非屏蔽双绞线提供 100Mbit/S 的发送和接收能力，支持电缆长度不小于 15M。它的功能框图如下：
▲ 图 1 TJA1101 功能框图
② TJA1101 典型应用电路如下：
▲ 图 2 TJA1101 典型应用电路
③ X9 的 MAC 支持 RGMII 和 RMII 接口，TJA1101 只支持 RMII 模式，两端信号对应接口如下：
▲ 图 3 RMII 模式下信号连接
④ SoC 端 MAC 信号走线要求如下：
▲ 图 4 SoC 端 MAC 信号设计要求
⑤ TJA1101 端原理图设计主要包括：SoC 与 TJA1101 的信号连接电路、接口电路、时钟电路、电源电路及复位电路等。
▲ 图 5 TJA1101 端原理图
⑥ SoC 端信号连接如下：
▲ 图 6 SoC 端信号连接图
⑦ 硬件配置 REF_CLK 50MHZ 参考时钟由 TJA1101 提供给 SoC 端。配置如下：
▲ 图 7 REF_CLK 50MHZ 时钟配置 ⑧ SoC 与 TJA1101 端的信号连接如下：
▲ 图 8 TJA1101 端信号连接图
⑨ TJA1101 网络接口电路设计，TJA1101 的数据是通过 Pin12，13 这组差分信号完成数据的传送与收发能力，这组接口信号上加入共模扼流圈和相关的电容、电阻以及静电管，以保证该信号上能获得良好的 EMC 和静电效果。
▲ 图 9 网络接口电路设计
▲ 图 10 TJA1101 3.3V 供电电路
三、PCB 设计要点
① 避免信号走线穿越电源分割区域，并保持信号参考平面完整。
② 相邻信号走线间距保持“3W”原则。
③ CPU_RGMII2_TXD1[0:1] 的线长以 RCLK50M 的线长为基准，误差控制在 ±50mil 以内。
④ CPU_RGMII2_RXD [0:1] 的线长以 RMII_CLK 的线长为基准，误差控制在 ±50mil 以内。
以上便是 SEMIDRIVE X9 与 AUTO-PHY (TJA1101) 设计要点
接下来我们也会不断更新更多关于 SEMIDRIVE X9、G9 系列的开发博文，同时我们也会持续推出更多 ADAS 相关的技术开发博文。如需更深入的技术交流，欢迎在博文下方评论或者关注并给我留言。
附录：参考文献
①《ds444001 - Preliminary data sheet TJA1101 (0.1)》
②《 SD003_X9H_REF_A04_SCH 》
③《 X9_Processor_TRM_Rev00.07 》
评论