高速设计已成为部分 PCB 设计的关注点，并且即将成为所有 PCB 工程师的关注点。自 TTL 以及更快的逻辑系列问世，工程师发现简单的 PCB layout 布局不足以保持讯号完整性。布局不当时，这些高速系统会出现特殊的讯号完整性问题以及讯号速度下降。
对于资料速率适中、开关时间达奈秒级或更快的系统，进行高速设计时，每一位工程师均应认真考虑讯号完整性设计。这些高速设计技术旨在确保不会出现能导致高误码率的伪缺陷讯号，整个电路板上的时脉流和串列或平行资料保持同步，并且 PCB 长走线中的传输线效应得到抑制。
由于许多高速系统都整合了无线功能或连接了外部类比系统，接地设计和叠层设计同样很重要。高速设计的这些方面会影响电磁相容性要求和接地要求，因此工程师应精心设计其叠层。正确的叠层和接地策略将有助于系统透过电磁相容性检查、抑制电磁干扰，并确保这些混合讯号系统中的讯号完整性。
对于资料速率适中、开关时间达奈秒级或更快的系统，进行高速设计时，每一位工程师均应认真考虑讯号完整性设计。这些高速设计技术旨在确保不会出现能导致高误码率的伪缺陷讯号，整个电路板上的时脉流和串列或平行资料保持同步，并且 PCB 长走线中的传输线效应得到抑制。
由于许多高速系统都整合了无线功能或连接了外部类比系统，接地设计和叠层设计同样很重要。高速设计的这些方面会影响电磁相容性要求和接地要求，因此工程师应精心设计其叠层。正确的叠层和接地策略将有助于系统透过电磁相容性检查、抑制电磁干扰，并确保这些混合讯号系统中的讯号完整性。
Agenda:
1. Layout 对高速讯号线所造成的影响
2. 差分讯号布线角度
3. 布线长度
4. 零件周边的布线方式
5. 差分讯号对信号间距和导线宽度的建议
6. 表面贴装元件的走线
7. 多层板Layout 建议事项
8. 盲孔和过孔注意事项
9. 附录
10. 总结