1.基于的开发板 2.原理图截图:   3.主控芯片框图与性能特点: High-performance foundation line, Arm Cortex-M4 core with DSP and FPU, 1 Mbyte of Flash memory, 168 MHz CPU, ART Ac

一、E3210 参数 E3210 是基于 Dual-Core ARM Cortex-R5F 的嵌入式应用微控制器，有 32KB 的 I-Cache、32KB 的 D-Cache 和 128KB TCM，内置了 1M 的 SRAM，可以支持 8 路 CAN/CANFD、12 路 LIN/UART、百兆

一. RT1180 安全组件和 TRDC 介绍 二. TRDC 在各域模块中分配 三. TRDC 框图和子模块介绍 四. 参考文档 一. RT1180 安全组件和 TRDC 介绍        RT1180 的安全系统包括以下几个部分： Arm TrustZone® (TZ) architectur

一、    概述        本文主要介绍 SemiDrive E3 SSDK boot_core 示例，示例主要实现的功能为 sf core boot 其他 core。使用的为 debug 模式调试，所有核的代码均使用 IAR 的 download and debug 功能下载在 ram 中运行

介绍 本文介绍 PSoC Creator cy_boot 元件提供的功能. cy_boot 元件为专案提供系统功能, 以便更好地存取芯片资源. 这些函数不是元件库的一部分, 但可以被元件库来使用, 您可以使用函数呼叫来可靠地执行所需的芯片功能. 独特的cy_boot组件: 自动包含到每个专案中 只能

一、概述 本篇文章主要描述了 E3 的 GPIO 口作为 input/output 时的具体设置。   二、 HandsOn 1        选取一个 port，配置为 DO，在测试程序中实现拉高，拉低，反转。在 jlink 仿真时使用 IAR 单步执行，并打开 memory 显示窗口，输入 po

本篇博文介绍如何解决 X9HP 平台更换 DDR 型号后出现的启动报错问题，软件版本是 X9 PTG4.0，硬件环境是 X9HP 平台。 一、问题分析 1. 问题出现的背景是原来跑 AP1 + AP2 的 X9HP 现在不需要跑 AP2 了，原来用的是 6G 的 DDR，现在改为 4G。 2. 问题

  一、 问题描述          在将一段代码通过外部传输方式放入 ram 中运行的目的中（详见《关于函数指针值和函数入口地址不同思考》），有发现将代码放在普通 SRAM 和放在 DTCM 中是不一样的，放在 DTCM 中可以正常运行，普通 SRAM 不可以。这里简单介绍一下 DTCM 相对普通

一. 简介 现今的芯片内含许多不同的核心，例如 CPU、GPU 或 NPU 等，i.MX8M Plus 就是基于 Cortex-A53 和 Cortex-M7 的多核心架构 ARM 处理器，借由分配不同的任务和工作负载来充分利用各个核心的优势，以满足不同应用场景的需求，而这种架构就被称为 AMP（A

简介 本文内容对 UART 特性进行了介绍，基于 FC7300 Uart_Interrupt Demo 程序，用上位机发送数据 0X55，通过 UART 接收中断进入 UART 中断处理函数，在中断处理函数中判断接收 Rxbuffer 里的数据是否为 0X55，如果为 0X55，则能实现 LED 灯